自动化一站式网上交易平台

IRFB4110EPI SGT MOSFET的器件结构示意图和在相同总体EPI厚度下及相同反向耐压下单层、双层及三层EPI结构器件内部的电场
分布仿真曲线6,可以看出无论在相同的EPI厚度下，还是在相同的耐压下，三层EPI SGT MOSFET结构器件内部电场峰值均小于双层和单层EPI结构，且电场分布更加均匀。对于150V器件，在总体10um的EPI厚度下，三层EPI的反向击穿电压BV和R8分别达到164.5V和67.8mΩ·m㎡,BV比双层和单层EPI结构分别提高了6.9%和25.6%,R比双层和单层EPI结构分别降低了30.4%和62%.
IRFB4110在早期的研究中，人们把Trench MOS研究的焦点集中在击穿电压在50V以下的应用上。主要关注Trench MOS的特征导通电阻。通过增加单胞密度，缩短沟道长度，降低阈值电压等方法使得Trench MOS的源漏RpsON最小。1989年30V传统Trench MOS(阻下简称LIMOS)原胞密度可以做到1000uΩ.c㎡,1991年传统UMOS就得到了长足的发展，50V耐压下原胞密度能达到580uΩ.c㎡7.随着Trench MOS越来越广泛的应用。栅电容也逐渐成为人们关注的又一个焦点。由于栅电容直接关系到器件的开关速度，许多高频的应用希望Trench MOS的电容越低越好。但是，栅电容是随着单胞密度的增加而增加，所以它和器件的特征导通电阻是矛盾的。于是接着，许多研究就开始集中在RDSON和Qgd乘积Fom值上。


替代IRFB4110常见问题
IRFB4110MOS管失效的6大原因：1）雪崩失效（电压失效）：也就是我们常说的漏源间的BVdss电压超过MOS管的额定电压，并且超过达到了一定的能力从而导致MOS管失效。2）栅极电压失效：由于栅极遭受异常电压尖峰，而导致栅极栅氧层失效。3）静电失效：在秋冬季节，由于人体及设备静电而导致的器件失效。4）谐振失效：在并联使用的过程中，栅极及电路寄生参数导致震荡引起的失效。
体二极管失效：在桥式、LLC等有用到体二极管进行续流的拓扑结构中，由于体二极管遭受破坏而导致的失效。5）SOA失效（电流失效）：既超出MOS管安全工作区引起失效，分为ld超出器件规格失效以及ld过大，损耗过高器件长时间热积累而导致的失效。
雪崩失效（电压失效）：底什么是雪崩失效呢？简单来说MOS管在电源板上由于母线电压、变压器反射电压、漏感尖峰电压等等系统电压叠加在MOS管漏源之间，导致的一种失效模式。简而言之就是MOS管漏源极的电压超过其规定电压值并达到一定的能量限度而导致的一种常见的失效模式。
雪崩破坏的预防措施：理降额使用。目前，行业内降额一般选择80%-95%的降额。具体情况根据公司保修条款和电路重点来选择。理的变压器反射电压。理的RCD和TVS吸收电路设计。大电流接线尽量采用大、小布置，以减小接线寄生电感。
选择一个合理的门电阻Rg.在大功率电源中，可以根据需要增加RC阻尼或齐纳二极管吸收。
册极电压失效：造成栅极电压异常高的主要原因有三：产、运输、装配过程中的静电；电力系统运行中设备和电路寄生参数引起的高压谐振；通过Gad传检到网


例

锂电池保护板做充放电开关使用

一般情况下，MOS都处于开或关的状态，不用考虑MOS的开关速度，会在整体电路上设计了快速关闭回路。
要注意以下几个点：
1，注意DS电压，设计选型留有足够的余量。按照1.5倍MOS管的BVDDS
2，注意工作电流与保护电流，经验值是3~4倍以上为MOS的ID(DC) 。
3，多颗MOS并联，电流的余量尽量再大一点。
4，走大电流的方案，要综合考虑封装散热，内阻。
5，驱动电压要了解，尽量使MOS工作在完全开启状态，对于单片机驱动的方案，尽量推荐低开启的MOS。
另外在选用MOS管时要注意沟道类型，BVDDS ，ID导通电流，VGS(th)，RDSON这几项参数。